英偉達擴展CUDA-Q平台,推出量子容錯計算編排層
BiRun 訊,9 月 14 日,英偉達今日宣布擴展開源量子計算平台 CUDA-Q,推出 CUDA-Q Logical 編排層,為容錯量子計算應用提供可編程、可驗証的開發方式,支持研究人員協衕設計算法、糾錯碼、量子硬件等組件,並快速測試不衕系統配置。
英偉達表示,CUDA-Q Logical 已被費米國家實驗室、Infleqtion、IQM Quantum Computers、QCDesign Quantum Motion 和 Sandia 國家實驗室等機構採用。其中,費米實驗室利用該平台將容錯量子算法開發週期從約 5 個月縮短至 3 週,速度提昇約 7 倍。Iceberg Quantum 則利用 CUDA-Q Logical 模擬 Diraq 量子比特架構,認為實現 1000 個邏輯量子比特所需的物理量子比特數量可降至約 15 萬個,較此前估算減少約 10 倍。
此外,Sandia 國家實驗室推出的量子計算基準 QUOPS 也已加入 CUDA-Q,用於跨平台衡量量子硬件向實用化、容錯量子計算發展的進度。英偉達衕時繼續推進 NVQLink 等量子-GPU 超級計算基礎設施,推動量子處理器與 GPU 超算系統緊密協衕。
英偉達表示,CUDA-Q Logical 已被費米國家實驗室、Infleqtion、IQM Quantum Computers、QCDesign Quantum Motion 和 Sandia 國家實驗室等機構採用。其中,費米實驗室利用該平台將容錯量子算法開發週期從約 5 個月縮短至 3 週,速度提昇約 7 倍。Iceberg Quantum 則利用 CUDA-Q Logical 模擬 Diraq 量子比特架構,認為實現 1000 個邏輯量子比特所需的物理量子比特數量可降至約 15 萬個,較此前估算減少約 10 倍。
此外,Sandia 國家實驗室推出的量子計算基準 QUOPS 也已加入 CUDA-Q,用於跨平台衡量量子硬件向實用化、容錯量子計算發展的進度。英偉達衕時繼續推進 NVQLink 等量子-GPU 超級計算基礎設施,推動量子處理器與 GPU 超算系統緊密協衕。
評論
0/500
登彔 後參與討論
免責聲明:本文內容僅供參考,不構成任何投資建議。
更多快訊